بناء نواة معالج RISC-V

تم تصميم دورة «بناء نواة معالج RISC-V» لكل من لديه ميول تقنية ويرغب في تعلّم المزيد عن العتاد (Hardware). سواء كنت جديدًا على المنطق الرقمي أو لديك خبرة طويلة، ستخرج من هذه الدورة بمهارات جديدة يمكن تطبيقها مباشرة. لا تُشترط أي معرفة مسبقة بتصميم المنطق الرقمي. تُعد LFD111x دورة مكثفة في تصميم المنطق الرقمي وأساسيات الميكروعمارة (Microarchitecture) لوحدات المعالجة المركزية. ستبدأ من المفاهيم الأساسية مثل البوابات المنطقية، ثم تتدرّج خطوة بخطوة نحو بناء معالج بسيط لكنه مكتمل يعتمد على معمارية RISC-V. باستخدام بيئة التطوير المتكاملة عبر الإنترنت Makerchip (IDE)، ستقوم بتنفيذ كل شيء عمليًا داخل المتصفح: من الدوائر التوافقية والتتابعية، إلى مكوّنات المعالج الأساسية، وصولًا إلى نواة CPU كاملة متوافقة مع مجموعة تعليمات RISC-V (RV32I). ستتفاجأ بما يمكن إنجازه باستخدام أدوات مجانية ومتاحة عبر الإنترنت لتطوير العتاد مفتوح المصدر. كما ستتعرّف على عدد من التقنيات الناشئة التي تدعم منظومة العتاد مفتوح المصدر، بما في ذلك RISC-V وأساسيات Transaction-Level Verilog، إضافة إلى منهجيات حديثة في تصميم الدوائر والتحقق منها ضمن سير عمل عملي ومباشر. بنهاية الدورة ستكون قد اكتسبت فهمًا واضحًا لكيفية انتقال التصميم من منطق بسيط إلى معالج يعمل، مع خبرة تطبيقية في أدوات ومنهجيات تُستخدم في تطوير المعالجات والأنظمة الرقمية الحديثة.

• تصميم المنطق الرقمي (المنطق التوافقي والمنطق التتابعي)
• فهم معمارية مجموعة تعليمات RISC-V (RV32I)
• استيعاب أساسيات الميكروعمارة لوحدة المعالجة المركزية
• تعلّم أساسيات Transaction-Level Verilog
• استخدام بيئة Makerchip IDE عبر الإنترنت

• بيئة المختبر (Makerchip) تعمل بالكامل عبر الإنترنت، والمتطلب الوحيد هو متصفح ويب
• يُستحسن أخذ دورة «مقدمة إلى RISC-V (LFD110x)» على edX أولًا، لكنها ليست متطلبًا مسبقًا