لغات وصف الأجهزة لتصميم FPGA

تُتيح هذه الدورة للطلاب فهم أساسيات لغات وصف الأجهزة (HDL) المستخدمة في تصميم دوائر FPGA، مع التركيز على لغتي VHDL وVerilog. تبدأ الدورة بأمثلة بسيطة ثم توضح قواعد النحو واللغة، يليها تدريبات متقدمة تشمل محاكاة اختبار التصاميم للتحقق من صحتها. تعتمد الدورة طرق تعليمية طبيعية لجعل تعلّم اللغات سهلاً وفعّالًا، مع تعزيز المحاضرات بأمثلة برمجية متعددة لتمكين الطلاب من اكتساب مهارات تطبيقية في التصميم. بعد إتمام الدورة، سيكون لدى الطالب معرفة قوية تمكنه من مواصلة التعلم والتعمق في استخدام VHDL وVerilog بشكل مستقل.

• شرح دور لغات وصف الأجهزة في إدخال التّصميم والتحقق من صحته للـ FPGA وASIC
• استخدام أدوات البرمجيات الخاصة بلغة الوصف لـ FPGA
• فهم أساسيات VHDL وVerilog وتمكين التعلم المستقل وتطوير المهارات

• معرفة أساسية بالموضوع والمصطلحات الشائعة
• الاستعداد للتدريب من خلال التمارين العملية أو العمل التطبيقي